- 내가 글을 쓰다가 궁금한 점은 파란색 볼드체로 표현했다. 나도 모르기 때문에 나중에 알아봐야 할 내용이라는 뜻이다.
- 밑줄로 작성된 글은 좀 더 긴 설명이 필요해서 친 것이다. 그러므로, 밑 줄 처친 글이 이해가 안간다면 링크를 따라서 관련 내용을 공부하자.
글의 내용
- Power Gating 이란
: 특정 기간 동안 동작하지 않는 블록의 전원을 차단하여 전력을 절감하고자 하는 기술로 동적/정적 전력 소비에 모두 효과적이다. 하지만 전원이 차단되기 직전의 상태값을 저장하기 위한 `retention 레지스터`, `파워 on/off 용 스위치`, `Power Management Unit` 로직 등이 추가로 필요하며, 이로 인한 전력 소모 및 설계 비용이 상승하게 된다.
`Power gating` is a technique used in integrated circuit design to reduce power consumption, by shutting off the current to blocks of the circuit that are not in use. In addition to reducing stand-by or leakage power, power gating has the benefit of enabling Iddq testing.
Power gating affects design architecture more than clock gating. It increases time delays, as power gated modes have to be safely entered and exited. Architectural trade-offs exist between designing for the amount of leakage power saving in low power modes and the energy dissipation to enter and exit the low power modes. Shutting down the blocks can be accomplished either by software or hardware. Driver software can schedule the power down operations. Hardware timers can be utilized. A dedicated power management controller is another option. ...
- 참고 : https://en.wikipedia.org/wiki/Power_gating
: `파워 게이팅`은 프로세서의 전력 파리미터 중 하나로, 회로에 인가되는 전압을 차단해서 전력 소모를 최대로 줄일 수 있는 방법이다. `클럭 게이팅`은 전류를 차단하는게 아니라서, 해당 회로에 전압이 인가되어 누설 전류가 흘러 전력 소모를 일으킬 수도 있다. 파워 게이팅은 이 부분도 차단 할 수 있다. 단, 전력을 차단해버리기 때문에 해당 회로의 기존의 정보를 `리셋` 되어버린다.
" `CPU Power consumption` 발생시키는 요소는 3가지가 있다.
Pcpu = Pdyn + Psc + Pleak
1" Dynamic Power Consumption - CPU 내부의 로직 게이트들이 동작하면서 발생하는 전력 소모를 의미한다. 로직 게이트가 `토글`되면, CPU 내부의 캐패시터들에 `충/방전`이 이루어지는데, 이것 때문에 에너지가 흐르게 된다.
The dynamic power consumption originates from the activity of logic gates inside a CPU. When the logic gates toggle, energy is flowing as the capacitors inside them are charged and discharged. The dynamic power consumed by a CPU is approximately proportional to the CPU frequency, and to the square of the CPU voltage
Pdyn = CV2f
where C is the switched load capacitance, f is frequency, V is voltage ...
- 참고 : https://en.wikipedia.org/wiki/Processor_power_dissipation
2" Short-Circuit Power Consumption - 전원 공급지(VDD, VCC)가 접지(GND)와 직접 연결되어 있는 경우에 발생하는 전력 소모를 `단락 전력 소모`라고 한다.
3" Leakage Power Consumption - 전원이 Off 되어있더라도, 조금씩 전류를 소모하는데, 이것을 `누설 전력 소모`라고 한다.
Gradual loss of energy from a charged capacitor is primarily caused by electronic devices attached to the capacitors, such as transistors or diodes, which conduct a small amount of current even when they are `turned off`. Even though this off current is an order of magnitude less than the current through the device when it is on, the current still slowly discharges the capacitor.
- 참고 : https://en.wikipedia.org/wiki/Leakage_(electronics)
" `Dynamic Power Consumption`과 `Short-Circuit Power Consumption`은 주로 `클락 주파수`에 의존하고 있다. 즉, `클락 주파수`를 내려야, `Dynamic Power Consumption`과 `Short-Circuit Power Consumption` 를 감소시킬 수 있다. `Leakage Power Consumption`는 `CPU supply voltage` 와 관련이 깊다.
Both dynamic and short-circuit power consumption are dependent on the `clock frequency`, while the leakage current is dependent on the `CPU supply voltage`. It has been shown that the energy consumption of a program shows convex energy behavior, meaning that there exists an optimal CPU frequency at which energy consumption is minimal for the work done.
- 참고 : https://en.wikipedia.org/wiki/Processor_power_dissipation
" 아래 내용을 보면 알겠지만, 결국 power gating의 구현을 통해서 “SLEEP 모드에서의 leakage power를 줄이는 것” 이다. 그림에서(1) No power gating이고, (2)는power gating을 구현했을 경우이며SLEEP모드에서leakage power가 줄어든 것을 확인 할 수 있다. 하지만, 그림 (2)에서 `WAKE` 라는 세로 점선을 보자. 이 시점에서 디바이스에 `WAKE-UP`을 요청했는데, 실제 `WAKE-UP`이 된 시점은 이것보다 살짝 뒤에서 된 것을 확인할 수 있다(`Activity2`). 즉, SLEEP 시점에 Power-Off를 하기 때문에, `WAKE-UP`시에 Power-On을 해야 한다. 그래서, 약간의 시간차가 존재하게 되는 것이다. 그림 (1)은 전원을 끄지 않기, 말 그대로 `SLEEP` 모드이기 때문에 전원을 스위칭하는 것에 대한 레이턴시가 존재하지 않는다.
: 위에서 제일 첫 번째 그림은 `클락 게이팅`과 `파워 게이팅`을 사용하지 않은 모식도다. 두 번째 그림은 `클록 게이팅`을 사용한 경우이다. 클럭 게이팅은 CMOS 회로의 '동작시 소비 전력'(Dynamic Power)을 절감 할 수 있다고 설명했지만, 이것과는 별도로 '정적 전력'(Static Power)라는 것이 있다. 이른바 '전력 누설'이라는 것으로, 아무것도 하지 않아도 어느 정도 전류가 흘러 버리는 것이다. 반도체 제조 회사는 누설 전류를 줄이기 위해 '왜곡 게이트'또는 'High-K 메탈 게이트'(HKMG)등 다양한 트랜지스터 회로 기술을 연구하고는 있지만 0으로 만드는 것은 어렵다. 그래서 '사용하지 않는 경우 전원을 꺼 버리자'는 것이 위 그림에서 제일 아래에 있는 파워 게이팅이다. 즉, 회로 자체의 전력 공급을 중지해 버리면 누설 전류가 흐를 방법이 없기 때문에, 정적 소비 전력도 절감 할 수 있게 된다. 하지만 이론은 간단해도 구현은 어렵다. 예를 들어, 최근의 CPU는 100W가까운 전력을 사용하지만 CPU의 전압 자체는 1.2V ~ 1.5V로 매우 낮다. '전력 = 전압 × 전류' 이므로 CPU는 60 ~ 80A 정도의 전류가 흐르고 있는 것이다. 사실, 피크시 에도 100A를 넘는 경우는 드물지 않다.
- 결론
: Power gating을 통해 Static power와 Dynamic power를 모두 낮출 수 있다. Multi-Voltage와 비슷하지만 각기 다른 Power domain에 다른 전압을 공급하는 것이 아니라, 전압의 공급을 끊는 기법입니다. 따라서 소모되는 전력을 가장 많이 낮출 수 있습니다. 하지만 사용하지 않는 power domain에 전달되는 전원을 끊었다가 다시 전원을 공급했을 때 기능적으로 문제가 없다고 보장되어야 한다. 사용되는 전력을 줄이는 양은 `Power gating > Multi-Voltage > Clock gating` 순서이다.
